| 主权项 |
一种记忆胞，其包含：一底电极；一顶电极；一介层孔，具有一侧壁，其自该底电极延伸至该顶电极；一介电侧壁子于介层孔的该侧壁；一记忆元件，其与该底电极及该顶电极电性连接，具有一外表面，该外表面与该介电侧壁子连接，该记忆元件包含一树干部分于该底电极之上及一杯状部份于该树干部分之上，该杯状部份具有一内表面，其中该记忆元件包含一记忆体材料，其具有至少两个固态相；以及一介电填充材料于由该记忆元件的该杯状部份之该内表面所定义的内部，该介电填充材料由该记忆元件完全环绕包覆。如申请专利范围第1项所述之记忆胞，其中该顶电极包含一位元线的一部分。如申请专利范围第1项所述之记忆胞，其中该树干部分具有一小于用来形成该记忆胞所用之一微影制程最小特征尺寸的宽度。如申请专利范围第1项所述之记忆胞，其中该记忆材料包含一相变化材料。如申请专利范围第1项所述之记忆胞，其中该介电侧壁子包含一材料具有一低于该记忆材料的导热性。如申请专利范围第1项所述之记忆胞，其中该介电填充材料具有一低于该记忆材料的导热性。一种包含有一记忆胞阵列的记忆装置，该阵列中每一个别的记忆胞包含：一记忆元件，包含一树干部分及一杯状部份于该树干部分之上，该杯状部份具有一内表面，一介电填充材料于由该记忆元件的该杯状部份之该内表面所定义的内部，该介电填充材料由该记忆元件完全环绕包覆，其中该记忆胞阵列中该记忆元件的该树干部分包含各自的直径，且该记忆胞阵列中该记忆元件的该杯状部份包含各自的直径，且对该阵列中的至少两个记忆胞而言，其该树干部分的该各自直径之差距系小于该杯状部分的该各自外侧直径之差距。一种制造一记忆阵列的方法，其包含：形成一底电极阵列；形成一分隔层于该底电极阵列之上，及一牺牲层于该分隔层之上；形成介层孔于该分隔层及一牺牲层之中，以裸露出该底电极阵列中各自的底电极，该介层孔具有一下方区段形成于该分隔层之内及一上方区段形成于该牺牲层之内，该下方区段具有较对应的上方区段为宽的宽度；利用一会导致孔洞形成于该介层孔的该下方区段内之制程来沈积一介电侧壁子材料于该介层孔中；蚀刻一部分的该介电侧壁子材料以开启该孔洞且裸露该对应的底电极之上表面，因此形成侧壁子，其包含于该介层孔内定义上方开口及下方开口的侧壁子材料，该下方开口延伸至该底电极之上表面；形成记忆材料于该侧壁子之上且填入该下方开口中，以与该对应的底电极连接，于该上方开口中的该记忆材料具有一内表面以在该介层孔中定义复数个杯状物；在该杯状物中填入一填充材料；平坦化该记忆材料及填充材料，因此形成记忆元件，其包含一记忆材料具有树干部分于该下方开口中与该底电极连接及一杯状部份于该上方开口中和该树干部分之上；以及形成顶电极于该记忆元件之上。如申请专利范围第8项所述之方法，其中该孔洞具有由该介层孔之该上方区段与下方区段宽度差距所决定的宽度。如申请专利范围第8项所述之方法，其中该介层孔内的下方开口之宽度系由该孔洞宽度所决定，而该介层孔内的上方开口之宽度系由该介层孔宽度所决定。如申请专利范围第8项所述之方法，其中该形成介层孔包含：形成一幕罩，其具有开口于该些底电极之上；使用该幕罩蚀刻通过该分隔层及牺牲层，因此裸露出该些底电极的上表面；以及选择性地蚀刻该分隔层。如申请专利范围第8项所述之方法，其中该形成顶电极包含：形成一第一电性导电层于该记忆元件之上，及形成一第二电性导电层于该第一电性导电层之上，其中该第二电性导电层包含一位元线的一部分。如申请专利范围第8项所述之方法，其中该顶电极包含一位元线的一部分。如申请专利范围第8项所述之方法，其中该填充材料及该介电侧壁子材料均具有一低于该记忆材料的导热性。如申请专利范围第8项所述之方法，其中该牺牲层包含一氮化矽，而该分隔层包含一氧化矽。 |
