具有垂直晶体管的集成电路布置结构和该布置结构的制造方法

摘要

晶体管为垂直MOS晶体管,它包括一设置在被第一导电类型掺杂的基片(1)上的层序列(SF、SF*),该层序列具有作为第一源极/漏极区的下层(U)、作为通道区的被第一导电类型掺杂的中间层(M)和作为第二源极/漏极区的上层(O)。一被第一导电类型掺杂的连接结构(V)至少设置在层序列(SF、SF*)的第一个面上。晶体管的一个栅极至少设置在层序列(SF、SF*)的第二个面上。连接结构(V)可以设置在层序列(SF、SF*)与属于同一晶体管或属于另一晶体管的层序列(SF、SF*)之间。连接结构(V)和层序列(SF、SF*)的尺寸可以是亚光刻的。该集成电路布置结构的制作是自动校准实现的。该电路布置结构适用于作为高元件密度的存储单元布置结构。

主权项

1．具有至少一个晶体管的集成电路布置结构，-其中晶体管为垂直的MOS晶体管，-该集成电路布置结构备有一基片(1)，采用第一种导电类型对该基片(1)的与其上表面邻接的层进行掺杂，-其中在基片(1)上设置具有一下层(U)、一被第一导电类型掺杂的中间层(M)和一上层(O)的结构化的层序列(SF、SF*)，-其中层序列(SF、SF*)至少具有一第一侧面和一第二侧面，所述侧面分别由下层(U)、中间层(M)和上层(O)构成，-其中下层(U)可作为晶体管的第一源极/漏极区，中间层(M)可作为晶体管的通道区并且上层(O)可作为晶体管的第二源极/漏极区，-其中为实现通道区与基片(1)的导电连接，一被第一导电类型掺杂的连接结构(V)至少设置在层序列(SF、SF*)的第一个面上，使所述连接结构从侧面至少与中间层(M)和下层(U)邻接并进入基片(1)，-其中栅极介质(Gd)至少与层序列(SF、SF*)的第二个面邻接，-其中晶体管的栅极与栅极介质(Gd)邻接。