发明名称 |
用于负载开关和直流-直流器件的高密度MOSFET的器件结构及其制备方法 |
摘要 |
本发明的各个方面提出了一种带有自对准源极接触的基于高密度沟槽的功率MOSFET,以及这类器件的制备方法。源极接触与垫片自对准,垫片沿栅极盖的侧壁形成。另外,有源器件具有二阶栅极氧化物。其中栅极氧化物底部的厚度大于顶部的厚度。二阶栅极氧化物与自对准的源极接触相结合,从而制备的器件间距可以在深亚微米级别。 |
申请公布号 |
CN103887174B |
申请公布日期 |
2016.09.14 |
申请号 |
CN201310675735.X |
申请日期 |
2013.12.11 |
申请人 |
万国半导体股份有限公司 |
发明人 |
哈姆扎·耶尔马兹;马督儿·博德;常虹;李亦衡;丹尼尔·卡拉夫特;金钟五;雷燮光;陈军 |
分类号 |
H01L21/336(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
上海申新律师事务所 31272 |
代理人 |
吴俊 |
主权项 |
一种用于制备MOSFET器件的方法,其特征在于,包括:a)在第一导电类型的半导体衬底顶面上方,制备一个硬掩膜,其中硬掩膜包括第一和第二绝缘层,其中第二绝缘层抵抗刻蚀第一绝缘层的第一次刻蚀工艺,第一绝缘层可以抵抗刻蚀第二绝缘层的第二次刻蚀工艺;b)通过硬掩膜中的开口,刻蚀半导体衬底,以便在半导体衬底中形成多个沟槽,其中沟槽包括沟槽顶部和沟槽底部;c)用第一厚度T1的顶部绝缘层内衬沟槽顶部,用第二厚度T2的底部绝缘层内衬沟槽底部,其中T2大于T1;d)在沟槽中沉积导电材料,形成多个栅极电极;e)在栅极电极上方制备绝缘栅极盖至少达到硬掩膜第二绝缘层的水平处,其中绝缘栅极盖由可以被第一次刻蚀工艺刻蚀,同时抵抗第二次刻蚀工艺的材料制成;f)利用第一次刻蚀工艺,除去硬掩膜的第一绝缘层,保留与沟槽对准的绝缘栅极盖突出至硬掩膜第二绝缘层的水平上方;g)在衬底顶部,制备一个本体层,其中本体层为与第一导电类型相反的第二导电类型;h)在硬掩膜的第二绝缘层和绝缘栅极盖上方,制备一个绝缘垫片层;i)在绝缘垫片层上方,制备一个导电或半导体垫片层,并且各向异性地刻蚀导电或半导体垫片层和绝缘垫片层,保留沿着绝缘栅极盖侧壁的那部分导电或半导体垫片层和绝缘垫片层,作为导电或半导体垫片和绝缘垫片;并且j)利用导电或半导体垫片作为自对准掩膜,在半导体衬底中形成开口,用于源极接触。 |
地址 |
美国加利福尼亚州桑尼维尔奥克米德大道475号 |