SRAM读取时间自测试电路及测试方法

摘要

本发明涉及一种SRAM读取时间自测试电路及测试方法，包括待测SRAM、一个二路选择器、一个延时扫描电路、一个锁存器、一个比较器、一个计数器、第一反相器和第二反相器。通过增加一个延时扫描电路、一个比较器和一个计数器，可以实现对延时时间的自动扫描从而可以快速的找到合适的延时，并通过测量环形振荡器的输出振荡周期得到SRAM的读取时间值。本发明避免了测试时频繁的人工操作介入，测试效率高，并且由于采用固定延时单元和具有多个可选延时的单元的组合方式，在保证较大的测量范围的前提下，节省了版图面积。

主权项

一种SRAM读取时间自测试电路，其特征在于，包括待测SRAM、一个二路选择器MUX、一个延时扫描电路DEL_TRIM、一个锁存器DFF、一个比较器COMPARATOR、一个计数器COUNTER、第一反相器（I2）和第二反相器（I3）；所述待测SRAM连接至输入地址信号A、输入写使能信号WEN、输入片选使能信号CEN、输入时钟信号CLK、输入数据D和输出数据Q；所述二路选择器MUX用于测试电路模式的切换，其使能端连接至测试模式选择信号OSC_EN，其输入端A连接至第一反相器的输出端，其输入端B连接至输入时钟信号CLK，其输出端连接至延时扫描电路DEL_TRIM的输入端I；当测试模式选择信号OSC_EN有效时，二路选择器MUX的输入端A连接至其输出端，否则其输入端B连接至其输出端；所述延时扫描电路DEL_TRIM的控制端C连接至计数器COUNTER的计数输出端，其输出端Z连接至第一反相器的输入端，其输入端至输出端之间的延时由连接至控制端的信号决定；所述第一反相器的输出端连接至MUX的输入端A和第二反相器的输入端；所述第二反相器的输出端连接至锁存器DFF的时钟端；所述锁存器DFF负责对SRAM的输出数据进行采样，其时钟端连接至第二反相器的输出端，其输入数据端连接至SRAM的输出数据端Q，其输出数据端QX连接至比较器COMPARATOR的第一数据端；所述比较器COMPARATOR在SRAM执行读操作时负责对锁存器的采样数据和SRAM的输出数据进行比较并在比较结果不同时的下一个时钟周期生成一个脉冲信号，其时钟端连接至输入时钟信号CLK，其控制端连接至输入写使能信号WEN、输入片选使能信号CEN、测试模式选择信号OSC_EN，比较器COMPARATOR的第二数据端连接至SRAM的输出数据端Q；所述计数器COUNTER的时钟端连接至比较器COMPARATOR的输出端，其进位端连接至输出进位信号OVERFLOW，其复位端连接至输入复位信号CNT_RST。