发明名称 二进制算术编码器及其编码方法
摘要 本发明提供了一种编码区间更新与归一化模块、编码下限更新与归一化模块、码流提取模块、二进制算术编码器及其编码方法。所述二进制算术编码器包括编码区间更新与归一化模块、编码下限更新与归一化模块和码流提取模块,所述编码区间更新与归一化模块、编码下限更新与归一化模块和码流提取模块形成并行的三级流水结构,码流提取模块可以在一个时钟周期内处理一个或多个编码符号,实现了完全并行,解决了现有技术中并行差的问题;另外,通过选择器实现不同编码模式的共用,提高了电路的复用性,减少了硬件成本;此外,所述码流提取方法的码流提取操作简单,无须额外的FIFO资源。
申请公布号 CN105791828A 申请公布日期 2016.07.20
申请号 CN201511033027.1 申请日期 2015.12.31
申请人 杭州士兰微电子股份有限公司 发明人 刘君敏;胡红旗;赵光焕;胡志卷
分类号 H04N19/13(2014.01)I;H04N19/103(2014.01)I 主分类号 H04N19/13(2014.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 余毅勤
主权项 一种二进制算术编码器,用于输出多种编码模式的二进制算术编码的码流,其特征在于,包括编码区间更新与归一化模块、编码下限更新与归一化模块和码流提取模块,所述编码区间更新与归一化模块、编码下限更新与归一化模块和码流提取模块形成并行的三级流水结构;所述编码区间更新与归一化模块,作为第一级流水引擎,用于提取编码状态、编码模式以及编码符号,更新编码区间和完成编码区间的归一化,并输出编码区间归一化的迭代次数以及编码区间至所述编码下限更新与归一化模块;所述编码下限更新与归一化模块,作为第二级流水引擎,用于提取编码符号、编码模式、编码区间归一化的迭代次数以及编码区间,更新编码下限和完成编码下限的归一化,并输出编码下限的溢出位以及编码下限归一化的迭代次数至码流提取模块;所述码流提取模块,作为第三级流水引擎,用于提取所述编码下限归一化的迭代次数和编码下限的溢出位,输出变长码流以及码流长度。
地址 310012 浙江省杭州市黄姑山路4号