发明名称 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ
摘要 ビルドアップ層を有する装置が記載される。ビルドアップ層は、ビルドアップ層の下側に圧入された複数のダイのパッドサイドを有する。複数のダイは、複数のダイのウエハ試験を容易にする複数のワイドパッドを有する。複数のワイドパッドは、それぞれのダイを製造するために使用される製造プロセスにより許される最小距離離間される。複数のワイドパッドの上のビルドアップ層は、除去される。装置は、複数のワイドパッドの上の複数の領域を実質的に埋める、ビルドアップ層の上面上のメタライゼーション層も含む。メタライゼーション層は、複数のワイドパッドの上の複数のランドおよび複数のワイドパッドの間の複数のワイヤを含む。
申请公布号 JP2016532302(A) 申请公布日期 2016.10.13
申请号 JP20160538925 申请日期 2014.07.28
申请人 インテル・コーポレーション 发明人 フ、チュアン;チウ、チア−ピン;スワン、ヨハンナ
分类号 H01L25/04;H01L23/12;H01L23/52;H01L25/18 主分类号 H01L25/04
代理机构 代理人
主权项
地址