发明名称 用于等离子处理系统的最小化掩模的底切及刻痕的方法
摘要 用于蚀刻基片的硅层的方法,其沉积在等离子处理室的底电极。该方法包括执行主蚀刻步骤直到至少70%的硅层被蚀刻掉。该方法进一步包括过蚀刻步骤,其包含第一、第二及第三工艺步骤。该第一工艺步骤采用第一工艺制法,第二工艺步骤采用第二工艺制法,以及第三工艺步骤采用第三工艺制法。该第二工艺制法采用施加于该底电极的第二底部偏压水平,其高于在该第一工艺制法中采用的第一底部偏压水平以及在该第三工艺制法中采用的第三底部偏压水平。该第一、第二以及第三工艺步骤多次交替直到硅层被蚀刻穿。
申请公布号 CN101461072A 申请公布日期 2009.06.17
申请号 CN200780020182.7 申请日期 2007.05.29
申请人 朗姆研究公司 发明人 塔玛拉克·潘杜姆索波尔恩;阿尔弗德·科弗;威廉·博世
分类号 H01L51/00(2006.01)I;H01L21/02(2006.01)I 主分类号 H01L51/00(2006.01)I
代理机构 北京康信知识产权代理有限责任公司 代理人 章社杲;吴贵明
主权项 1. 在等离子处理室中,用于蚀刻其上具有硅层的基片的方法,所述等离子处理室具有底电极,在所述蚀刻期间所述基片设置在所述底电极上,包括:执行主蚀刻步骤;当达到所述硅层内预先确定的蚀刻深度时,终止所述主蚀刻步骤,所述预先确定的蚀刻深度为所述硅层厚度的至少70%;执行过蚀刻步骤,所述过蚀刻步骤包括第一工艺步骤、第二工艺步骤以及第三工艺步骤,所述第一工艺步骤采用第一工艺制法,所述第二工艺步骤采用第二工艺制法,所述第三工艺步骤采用第三工艺制法,所述第一工艺制法配置为用施加至所述底电极的第一底部偏压水平来执行,所述第二工艺制法配置为用施加至所述底电极的高于所述第一底部偏压水平的第二底部偏压水平来执行,所述第三工艺制法配置为用施加至所述底电极的低于所述第二底部偏压水平的第三底部偏压水平来执行,其中所述第一工艺步骤、所述第二工艺步骤以及所述第三工艺步骤交替执行多次;以及在所述硅层被蚀刻穿后,终止所述过蚀刻步骤。
地址 美国加利福尼亚州