发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明的目的在于,提供一种利用粘接剂将电子部件安装(例如,倒装芯片安装)到衬底,而且抑制在该粘接剂内部产生气泡的高性能且高可靠性的半导体器件及其低成本且高效率的制造方法。本发明半导体器件的制造方法至少包括:供给工序,向所述衬底10上的至少一部分供给用于粘接电子部件与衬底10的粘接剂22,其中,所述衬底10上的至少一部分位于具有多个凸块的电子部件与具有对应于该凸块的多个焊盘12的衬底10之间;流延工序,通过流延装置(例如喷出喷嘴)30对粘接剂22实施流延工艺,以使在将粘接剂22和衬底10之间的接触总面积设定为S<sub>0</sub>,并将实施流延工艺之后的粘接剂22和衬底10之间的接触总面积设定为S<sub>1</sub>时,满足S<sub>1</sub>/S<sub>0</sub>>1的关系式;固化工序,在使凸块抵接到焊盘12的状态下,使粘接剂22与电子部件和衬底10接触,同时固化该粘接剂22。 |
申请公布号 |
CN100562980C |
申请公布日期 |
2009.11.25 |
申请号 |
CN200580051780.1 |
申请日期 |
2005.10.06 |
申请人 |
富士通微电子株式会社 |
发明人 |
西村隆雄;中村公一 |
分类号 |
H01L21/60(2006.01)I;H01L21/56(2006.01)I |
主分类号 |
H01L21/60(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 |
代理人 |
张龙哺 |
主权项 |
1.一种半导体器件的制造方法,其特征在于,至少包括:第一供给工序,向衬底上的至少一部分供给用于粘接电子部件和该衬底的粘接剂,其中,所述衬底上的至少一部分位于具有多个凸块的该电子部件和具有与该凸块对应的多个焊盘的衬底之间;流延工序,通过流延装置对所述粘接剂实施流延工艺,以使在将供给到所述衬底上的所述粘接剂和所述衬底之间的接触总面积设定为S0,并将实施了流延工艺之后的所述粘接剂和所述衬底之间的接触总面积设定为S1时,满足S1/S0>1的关系式;第二供给工序,向实施了流延工艺之后的所述粘接剂上供给粘接剂;固化工序,在使所述凸块抵接到所述焊盘的状态下,使所述粘接剂与所述电子部件和所述衬底接触,同时固化该粘接剂。 |
地址 |
日本东京都 |