阵列基板的扇出线结构及显示面板

摘要

本发明公开一种阵列基板的扇出线结构及液晶面板，所述扇出线结构包括：布置在阵列基板扇出区的第一扇出线以及第二扇出线；所述第二扇出线底部设置有附加导电膜，所述附加导电膜与所述第二扇出线的第一导电膜之间形成一个用以减小扇出线之间的阻抗差异的附加电容，所述附加电容的大小由所述附加导电膜与所述第一导电膜之间的重叠面积确定。该附加电容对通过扇出线的信号会产生明显RC延迟效果，因而，对于电阻较小的扇出线来说，可以通过添加较大的附加电容来使扇出线的阻抗变大，使其对信号产生延迟的影响，这样其与较长、电阻较大的扇出线的信号达到同步的状态。

主权项

一种阵列基板的扇出线结构，其特征在于，包括：布置在阵列基板扇出区的第一扇出线以及第二扇出线；所述第二扇出线底部设置有附加导电膜，所述附加导电膜与所述第二扇出线的第一导电膜之间形成一个用以减小扇出线之间的阻抗差异的附加电容，所述附加电容的大小由所述附加导电膜与所述第一导电膜之间的重叠面积确定；所述附加导电膜为宽度不变，沿每条第二扇出线的走向铺设的多条走线，其中，不同长度的第二扇出线底部铺设的附加导电膜的长度不同；所述扇出线底部铺设的附加导电膜的长度为：L₂₂＝ε_r1d₂(L₁²‑L₂²)/L₂(d₁ε_r2‑d₂ε_r1)；所述L₁为多条扇出线中最长的一条扇出线的长度，该L₁长的扇出线为参照线，所述L₂为覆盖有附加导电膜的扇出线的长度，所述L₂₂为长为L₂的扇出线上覆盖附加导电膜的长度，所述ε_r1为液晶面板中液晶层的相对介电常数，所述d₁为所述液晶层的厚度，所述ε_r2为所述第一导电膜与所述附加导电膜之间的电介质的相对介电常数，所述d₂为所述电介质的厚度。