| 发明名称 | 带自对准栅极的快闪存储单元的制造方法 | ||
| 摘要 | 一种非易失性存储单元和方法，其中隔离氧化区形成在衬底中有源区的两个相对的侧面上，高度为衬底上有源区宽度的80％到160％数量级的高度；在栅极氧化物上以及沿隔离氧化物的侧面淀积第一层硅，形成具有基本上与栅极氧化物共同延伸的底壁和高度为底壁宽度的80％到160％数量级的侧壁的浮栅；在浮栅上形成介质膜，在介质膜上淀积第二层硅并构图形成控制栅。 | ||
| 申请公布号 | CN100501928C | 申请公布日期 | 2009.06.17 |
| 申请号 | CN200710104594.0 | 申请日期 | 2000.02.17 |
| 申请人 | 西利康存储技术股份有限公司 | 发明人 | 陈秋峰 |
| 分类号 | H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L21/8247(2006.01)I;H01L29/788(2006.01)I;H01L29/423(2006.01)I;H01L27/115(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 张 波 |
| 主权项 | 1. 一种具有浮栅的半导体器件的制造方法，包括以下步骤：在衬底中有源区的两个相对侧面上形成隔离氧化区，高度为衬底上有源区宽度的80％到160％数量级的高度；在有源区上形成栅极氧化层；在栅极氧化物上以及沿隔离氧化区的侧面淀积第一层硅，形成具有与栅极氧化物共同延伸的底壁和高度为底壁宽度的80％到160％数量级的侧壁的浮栅；在浮栅上形成介质膜，在介质膜上淀积第二层硅并形成与浮栅耦合的控制栅。 | ||
| 地址 | 美国加利福尼亚州 | ||