| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 提供一种对封装时所产生的冲击具有较强的抗冲击性的半导体装置及其制造方法。在焊盘部A和电路部B的整个衬底(1)上形成低介电常数膜(11)。在低介电常数膜(11)上形成光致抗蚀剂图形(13)，将该光致抗蚀剂图形(13)作为掩膜在焊盘部A的低介电常数膜(11)内形成开口(14)。在该开口(14)内采用液相沉积法形成强度比低介电常数膜(11)还高的氧化硅膜(15)。采用镶嵌法在氧化硅膜(15)内形成焊盘通路(17)，同时在电路部B的低介电常数膜(11)内形成Cu镶嵌布线(16)。 | ||
| 申请公布号 | CN100355069C | 申请公布日期 | 2007.12.12 |
| 申请号 | CN200410031277.7 | 申请日期 | 2004.03.26 |
| 申请人 | 三星电子株式会社 | 发明人 | 慎烘縡 |
| 分类号 | H01L23/52(2006.01);H01L23/48(2006.01);H01L21/768(2006.01);H01L21/60(2006.01);H01L21/28(2006.01) | 主分类号 | H01L23/52(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波 |
| 主权项 | 1.一种具有焊盘部和电路部的半导体装置，其特征在于，包括：低介电常数膜，形成在焊盘部和电路部中的衬底上，并且相对介电常数为3以下；绝缘膜，形成在所述焊盘部的所述低介电常数膜内，其强度比所述低介电常数膜高；多层布线，形成在所述焊盘部的所述绝缘膜内及所述电路部的所述低介电常数膜内；以及焊接区，形成在所述焊盘部的所述多层布线的最上层布线上。 | ||
| 地址 | 韩国京畿道 | ||