| 发明名称 |
FORWARDED CLOCK JITTER REDUCTION |
| 摘要 |
일부 실시예들에서, 듀티 사이클 정정을 갖는 차동 증폭기가 제공된다. |
| 申请公布号 |
KR20160101723(A) |
申请公布日期 |
2016.08.25 |
| 申请号 |
KR20167021903 |
申请日期 |
2011.12.30 |
| 申请人 |
INTEL CORPORATION |
发明人 |
ROYTMAN EDUARD EDI;NAGARAJAN MAHALINGAM MALI;VEMPADA PRADEEP R. |
| 分类号 |
H03K5/156;H03K5/26;H04L25/02;H04L25/03 |
主分类号 |
H03K5/156 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
