发明名称 一种正反馈隔离动态锁存比较器
摘要 本发明公开一种正反馈隔离动态锁存比较器,包括交叉耦合输入单元、输入复位单元、CMOS隔离开关单元、交叉耦合锁存结构单元、锁存复位单元、输出整形单元和正反馈单元。交叉耦合输入将输入电压信号转换成电流,交叉耦合锁存结构和锁存复位完成比较功能;CMOS隔离开关将交叉耦合输入和交叉耦合锁存结构在复位阶段隔离,降低踢回噪声的影响;输入复位在复位阶段将交叉耦合输入的输出端复位;正反馈由输出整形的输出控制,在比较阶段增大放电电流;CLK和NCLK为两相不交叠时钟,为整个动态锁存比较器提供时序。本发明能够显著提高动态锁存比较器的速度和精度,并使得功耗有所改善。
申请公布号 CN106026996A 申请公布日期 2016.10.12
申请号 CN201610381483.3 申请日期 2016.06.01
申请人 桂林电子科技大学 发明人 段吉海;朱智勇;徐卫林;韦保林;韦雪明;岳宏卫;邓进丽
分类号 H03K5/22(2006.01)I 主分类号 H03K5/22(2006.01)I
代理机构 桂林市持衡专利商标事务所有限公司 45107 代理人 陈跃琳
主权项 一种正反馈隔离动态锁存比较器,包括比较器本体,其特征在于:该比较器本体由交叉耦合输入单元、CMOS隔离开关单元、交叉耦合锁存结构单元、输入复位单元、锁存复位单元、输出整形单元和正反馈单元所组成;交叉耦合输入单元输入正输入信号V<sub>in+</sub>和反输入信号V<sub>in‑</sub>,并连接输入复位单元和正反馈单元;用于将输入的电压信号转换为电流信号,并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路;CMOS隔离开关单元输入正输入时钟信号CLK和反输入时钟信号NCLK;并连接交叉耦合输入单元和交叉耦合锁存结构单元;用于在复位阶段让交叉耦合锁存结构单元和交叉耦合输入单元隔离,而在比较阶段让交叉耦合锁存结构单元和交叉耦合输入单元导通;交叉耦合锁存结构单元连接锁存复位单元和输出整形单元;用于在比较阶段加快放电速度,而在锁存阶段锁存数据;输入复位单元输入反输入时钟信号NCLK,并连接交叉耦合输入单元;用于在复位阶段将交叉耦合输入单元的输出端拉低到地;正反馈单元连接交叉耦合输入单元,并构成比较器本体的输出端;用于在比较阶段导通,并使得交叉耦合锁存结构单元在比较阶段增加一条放电支路;锁存复位单元输入正输入时钟信号CLK,并连接交叉耦合锁存结构单元;用于在复位阶段将交叉耦合锁存结构单元进行复位;输出整形单元连接交叉耦合锁存结构单元,并构成比较器本体的输出端;用于将交叉耦合锁存结构单元中的比较结果进行整形输出,并给正反馈单元电路提供控制信号。
地址 541004 广西壮族自治区桂林市七星区金鸡路1号