半导体存储器件

摘要

本发明的目的是提供减少由地址比较电路所消耗电流的DRAM，该地址比较电路用于将地址信号与经编程的损坏地址信号相比较。冗余预解码器对由编程电路所述出的损坏行地址信号DRA加以预解码，并且地址比较电路将有预解码器所输出的预解码信号与由该冗余预解码器所输出的该损坏预解码信号PDRA相比较。在2位预解码系统的情况下，该地址比较电路将该预解码信号PRA与该损坏预解码信号PDRA通过使用4位的方式比较，以便对该行地址信号RA和该损坏行地址信号DRA使用两位的共同比较。

主权项

1.一种半导体存储器件，包括：多个选择线和空闲选择线；编程电路，能够用于对损坏地址编程，并用于生成标识经编程的损坏地址的损坏地址信号；地址比较电路，用于将地址信号的多个位与所述损坏地址信号的多个对应位共同加以比较，并且用于，当各个位匹配时，激活第一匹配信号，或当各个位不匹配时，去激活所述第一匹配信号；解码器，根据所述第一匹配信号的去激活得以激活，从而根据所述地址信号驱动所述选择线；以及空闲解码器，用于根据所述第一匹配信号的所述激活而驱动所述空闲选择线。