デュアルポートスタティックランダムアクセスメモリ（ＳＲＡＭ）

摘要

一実施形態において、データを格納するためのメモリセル回路は、メモリセル回路の複数の状態を格納するための一対の交差結合されたインバータを含む。複数のアクセスデバイスは一対の交差結合されたインバータへのアクセスを提供する。メモリセル回路はまた、一対の交差結合されたインバータに結合される一組の電気的に非活性なｐ型金属酸化物半導体（ＰＭＯＳ）デバイスを含む。一対の交差結合されたインバータの一部分（例えば、複数のＰＭＯＳデバイス）と組み合わせた一組の電気的に非活性なＰＭＯＳデバイスは、メモリセル回路のための連続するｐ型拡散層を可能にする。