独立的2.048Mb/s信号的正码速调整装置及其方法

摘要

本发明公开了一种独立的2.048Mb/s信号的正码速调整装置及其方法，该装置包括：缓冲存储器、成帧器、鉴相器，C码和V码插入控制单元、帧码插入控制单元和振荡器。所述的方法包括：根据频率为2.112MHz的信号，产生定时控制信号；根据同步的时钟(CP2M)和定时控制信号鉴相比较产生参考信号；根据定时控制信号和参考信号产生符合帧格式的要求的C码和V码的码流；根据定时控制信号产生符合帧格式要求的插入帧定位码(F₁-F₁₀和A₁、A₂)；将所述的2.048Mb/s数据信号成帧并输出符合帧格式要求的及经过码速调整的速率为2.112Mb/s的数据信号(D-OUT)。本发明的装置及其方法可以提高小容量数字复用系统的灵活性。

主权项

1、一种独立的2.048Mb/s信号的正码速调整装置，其特征在于：该装置包括：振荡器，用于产生频率为2.112MHZ的信号，供给定时控制单元；定时控制单元，用于根据来自振荡器的频率为2.112MHZ的信号，产生定时控制信号；缓冲存储器，用于接收和存储2.048Mb/s的输入数据和与输入数据同步的时钟，根据来自定时控制单元的定时控制信号，将存贮于缓冲存储器内的数据信号送至成帧器；鉴相器，用于比较与送入缓冲存储器的输入数据同步的时钟和从定时控制单元输出的定时控制信号的速率差，产生送给塞入指示比特和机会调整比特插入控制单元作为决策的参考信号；塞入指示比特和机会调整比特插入控制单元，用于根据来自定时控制单元的定时控制信号和鉴相器的参考信号，产生符合帧格式要求的塞入指示比特和机会调整比特的码流；帧码插入控制单元，用于根据来自定时控制单元的定时控制信号，产生符合帧格式要求的插入帧定位码；成帧器，用于接收来自缓冲存储器输出的2.048Mb/s信号，根据来自定时控制单元的定时控制信号、塞入指示比特和机会调整比特插入控制单元产生的符合帧格式要求的塞入指示比特和机会调整比特的码流及帧码插入控制单元产生的符合帧格式要求的插入帧定位码，将所述的2.048Mb/s信号成帧并输出符合帧格式要求的及经过码速调整的速率为2.112Mb/s的信号。