载人航天器FPGA全局时钟检测装置

摘要

本发明揭露载人航天器FPGA全局时钟检测技术，该电路包括全局时钟分频电路、第一同步化电路、第二同步化电路，非门和二输入端的异或门，全局时钟分频电路对全局时钟进行分频，产生分频时钟信号。第一同步化电路的输入端对分频时钟信号进行同步化处理，使得检测时钟和分频时钟信号同步，由检测时钟信号控制而基于分频时钟信号产生第一检测信号；非门的输入端连接分频电路的输出端，对分频时钟信号进行非运算。第二同步化电路连接非门的输出端，由检测时钟信号控制而基于非门对分频时钟信号的计算结果而产生第二检测信号。异或门对第一检测信号和第二检测进行异或运算。本发明能够根据异或门的输出判断全局时钟是否故障。

主权项

载人航天器FPGA全局时钟检测装置，其特征在于：包括全局时钟分频电路、第一同步化电路、第二同步化电路，非门和二输入端的异或门，其中，所述全局时钟分频电路对全局时钟进行分频，产生分频时钟信号；所述第一同步化电路的输入端连接于所述全局时钟分频电路，输出端连接于所述异或门的第一输入端，对所述分频时钟信号进行同步化处理，使得检测时钟和分频时钟信号同步，由检测时钟信号控制而基于所述分频时钟信号产生第一检测信号；分频时钟信号的时钟周期至少小于检测时钟的时钟周期三倍；所述非门的输入端连接所述分频电路的输出端，对分频时钟信号进行非运算；所述第二同步化电路连接所述非门的输出端，由检测时钟信号控制而基于非门对分频时钟信号的计算结果而产生第二检测信号；所述异或门对所述第一检测信号和第二检测进行异或运算。