用于微处理器的中断控制器

摘要

一种用于微处理器(30)的中断控制器，包括多个事件存储器(40，41)，它们被组合为至少一个组，并且每个事件存储器具有用于一个设置信号(5)的输入端、用于描述事件存储器(40，41)的状态的一个事件存储器信号(4)的输出端，其中，当检测到与一个事件存储器(40，41)相关联的一个事件信号(8)的启动时，用于这个事件存储器(40，41)的设置信号(5)变为有效；其中所述事件存储器信号(4)连接到用于微处理器(30)的一个中断信号(9)；其中，所述微处理器(30)经由一个数据总线(10)来读取和写入访问事件存储器信号(4)并且其中每个事件存储器(40，41)具有用于一个复位信号(3)的输入端，所述中断控制器被设计使得，可以单独地或以组来特定地改变事件存储器，而事件不在处理中被无意丢失——这意味着它们不能被处理。为此，当微处理器(30)利用一个第一写信号(15)进行写访问包括一个事件存储器(40，41)的一个组的时候，用于在这个组中的这个事件存储器(40，41)的复位信号(3)变得有效，并且同时，来自与这个事件存储器(40，41)相关的微处理器(30)的单独信号(16)在数据总线(10)上有效。

主权项

1.一种用于微处理器(30)的中断控制器，包括多个事件存储器(40，41)，它们被组合为至少一个组，并且每个事件存储器具有用于一个设置信号(5)的输入端、用于描述事件存储器(40，41)的状态的一个事件存储器信号(4)的输出端，-其中，当检测到与一个事件存储器(40，41)相关联的一个事件信号(8)的启动时，用于这个事件存储器(40，41)的设置信号(5)变为有效，-其中所述事件存储器信号(4)连接到用于微处理器(30)的一个中断信号(9)，-其中，所述微处理器(30)经由一个数据总线(10)来对事件存储器信号(4)进行读取和写入访问，以及-其中每个事件存储器(40，41)具有用于一个复位信号(3)的输入端，其特征在于，当微处理器(30)利用一个第一写信号(15)进行写访问包括一个事件存储器(40，41)的一个组的时候，用于在这个组中的这个事件存储器(40，41)的复位信号(3)变得有效，并且同时，来自与这个事件存储器(40，41)相关的微处理器(30)的单独信号(16)在数据总线(10)上有效。