发明名称 面向集成电路互连电容提取的线网高斯面采样方法及系统
摘要 一种面向集成电路互连电容提取的线网高斯面采样方法及系统,针对包含超过一块导体的线网,实现在包围该线网的高斯面上进行随机行走采样的过程,该方法并不真正在几何上构造线网高斯面,而是在组成线网各个导体块的高斯面的合集上进行随机采样,然后通过拒绝采样(rejection sampling)达到直接在线网高斯面上采样的效果。相比于通过几何运算求出所有块高斯面的包络、从而得到线网高斯面的方法,本发明运算简单、效率高,且能适应基于方差约减的快速随机行走方法。避免了通过复杂的三维几何运算求所有块高斯面的包络,效率高且易于实现。
申请公布号 CN103793557B 申请公布日期 2016.08.17
申请号 CN201410016439.3 申请日期 2014.01.14
申请人 清华大学 发明人 喻文健;张超
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 深圳市鼎言知识产权代理有限公司 44311 代理人 徐丽昕
主权项 一种面向集成电路互连电容提取的线网高斯面采样方法,应用于计算装置中,其特征在于,该方法包括:选择步骤一,生成一个0~1之间的均匀分布随机数R<sub>1</sub>,根据随机数R<sub>1</sub>及积累面积向量M选择块高斯面G<sub>k</sub>,所述块高斯面G<sub>k</sub>为导体块B<sub>k</sub>的高斯面,所述导体块B<sub>k</sub>为线网的一个导体块,所述线网包括N<sub>b</sub>个导体块B<sub>i</sub>,所述线网对应的三维形体是所述导体块B<sub>i</sub>的并集,所述线网的每个导体块B<sub>i</sub>对应一个块高斯面G<sub>i</sub>,其中i=1,2,...,N<sub>b</sub>,N<sub>b</sub>表示所述线网所包括的导体块的数量;选择步骤二,在块高斯面G<sub>k</sub>上按均匀分布随机选取一点r;检查步骤,依次检查点r与其他块高斯面G<sub>i</sub>的关系以丢弃了没有落在线网高斯面上的采样点,并获得n<sub>c</sub>的取值,其中i=1,2,...,N<sub>b</sub>,i≠k,n<sub>c</sub>表示的是若r点落在线网高斯面上,则r点同时在n<sub>c</sub>个块高斯面上;生成步骤一,生成一个0~1之间的均匀分布随机数R<sub>2</sub>;判断步骤一,判断R<sub>2</sub>是否大于1/n<sub>c</sub>,当R<sub>2</sub>大于1/n<sub>c</sub>,返回执行选择步骤一;生成步骤二,当R<sub>2</sub>不大于1/n<sub>c</sub>时,生成一个0~1之间的均匀分布随机数R<sub>3</sub>;判断步骤二,判断R<sub>3</sub>是否大于p(r)/U,所述U为预先设置的一个常数值,当R<sub>3</sub>大于p(r)/U,返回执行选择步骤一;获取步骤,当R<sub>3</sub>不大于p(r)/U,得到点r是所述线网的高斯面上的有效采样点,其中p(r)为所述线网的高斯面上的采样概率密度函数。
地址 100084 北京市100084-82信箱