发明名称 用于多重图案化集成电路的布局方法和系统
摘要 一种方法,将代表位于IC层的区域的布局的任何奇数环中而不包括在该布局的任何其他奇数环中的电路图案的任何节点识别为独立节点。该层将使用至少三个光掩模图案化多个电路图案。该方法将离布局的任何奇数环中的任何其他独立节点的距离不小于阈值距离的任何独立节点识别为安全独立节点。如果布局中的电路图案包括不具有任何安全独立节点的任何奇数环,则修改布局,使得修改之后,每个奇数环都具有至少一个安全独立节点。本发明提供用于多重图案化集成电路的布局方法和系统。
申请公布号 CN103514314B 申请公布日期 2016.12.21
申请号 CN201210378038.3 申请日期 2012.10.08
申请人 台湾积体电路制造股份有限公司 发明人 陈皇宇;欧宗桦;谢艮轩;许钦雄
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京德恒律治知识产权代理有限公司 11409 代理人 章社杲;孙征
主权项 一种集成电路IC布局方法,包括:(a1)形成IC层的布局的图形,其中,所述IC层将使用至少三个光掩模图案化多个电路图案,所述图形包括代表电路图案的节点、通过边线连接的所述节点代表相邻的电路图案之间的相应距离小于阈值距离,并且所述图形具有两个或更多环;(a)将包含在仅一个奇数环中的任何所述节点识别为独立节点;(b)将离所述布局的另一个奇数环中的任何其他所述独立节点的距离不小于所述阈值距离的任何所述独立节点识别为安全独立节点;以及(c)如果所述布局中的所述电路图案包括不具有任何安全独立节点的任何奇数环,则修改所述布局,使得修改之后,每个奇数环都具有至少一个安全独立节点。
地址 中国台湾新竹