发明名称 |
形成掩模的方法 |
摘要 |
本发明提供了一种形成用于制造集成电路的一组掩模的方法,包括:确定原始布局设计中的第一通孔布局图案和电源轨布局图案的存在。第一通孔布局图案和电源轨布局图案彼此重叠。第一通孔布局图案是原始布局设计的第一单元布局的一部分。原始布局设计的第一单元布局和第二单元布局共用电源轨布局图案。该方法还包括更改原始布局设计以成为更改的布局设计并且基于更改的布局设计形成该组掩模。如果原始布局设计中存在第一通孔布局图案和电源轨,则更改原始布局设计包括:利用扩大的通孔布局图案来替换第一通孔布局图案。本发明还提供了利用该方法形成的集成电路。 |
申请公布号 |
CN105895578A |
申请公布日期 |
2016.08.24 |
申请号 |
CN201610081806.7 |
申请日期 |
2016.02.05 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
林义雄;郭大鹏;邱奕勋 |
分类号 |
H01L21/768(2006.01)I;H01L21/027(2006.01)I;H01L23/528(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京德恒律治知识产权代理有限公司 11409 |
代理人 |
章社杲;李伟 |
主权项 |
一种形成用于制造集成电路的一组掩模的方法,所述方法包括:确定原始布局设计中第一通孔布局图案和电源轨布局图案的存在,所述第一通孔布局图案和所述电源轨布局图案彼此重叠,所述第一通孔布局图案是所述原始布局设计的第一单元布局的一部分,所述原始布局设计的第一单元布局和第二单元布局共用所述电源轨布局图案,并且所述电源轨布局图案沿着介于所述第一单元布局与所述第二单元布局之间的单元边界延伸,所述第一通孔布局图案对应于所述集成电路的第一通孔插塞层,并且被共用的所述电源轨布局图案对应于所述集成电路的位于所述第一通孔插塞层上面的第一导电层;以及更改所述原始布局设计以得到更改的布局设计,包括:如果所述原始布局设计中存在所述第一通孔布局图案和所述电源轨布局图案,则利用扩大的通孔布局图案来替换所述第一通孔布局图案,所述扩大的通孔布局图案占据的面积比所述第一通孔布局图案占据的面积大;以及基于所述更改的布局设计来形成所述一组掩模。 |
地址 |
中国台湾,新竹 |