发明名称 |
非易失性半导体存储装置、电子卡及电子装置 |
摘要 |
本发明提供具备可以电改写数据的多个非易失性半导体存储单元(1a、1b)、为了对上述非易失性半导体存储单元写入/读出数据与外部之间授受数据的接口部(6、7、9)和用于控制上述非易失性半导体存储单元的控制电路(2a、2b、3a、3b、4a、4b、5a、5b),上述接口部和控制电路具有经过第1起动步骤从上述非易失性半导体存储单元读出数据,通过上述接口部连续地输出(N+M)(N是2的n次方,n是正整数,N>M)字节的数据的第1读出模式和经过第2起动步骤从上述非易失性半导体存储单元读出数据,通过上述接口部连续地输出K(K是2的k次方,k是正整数)字节的数据的第2读出模式的非易失性半导体存储装置。 |
申请公布号 |
CN1538449A |
申请公布日期 |
2004.10.20 |
申请号 |
CN200410032925.0 |
申请日期 |
2004.04.16 |
申请人 |
株式会社东芝;三因迪斯克公司 |
发明人 |
田中智晴;奎德·N·卡恩德科;堂前宏之;井上敦史;佐藤雄亮 |
分类号 |
G11C7/00;G11C29/00 |
主分类号 |
G11C7/00 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种非易失性半导体存储装置,其特征在于,它具备:可以电改写数据的多个非易失性半导体存储单元(1a、1b)、为了对上述非易失性半导体存储单元写入/读出数据,与外部之间授受数据的接口部(6、7、9)、和用于控制上述非易失性半导体存储单元的控制电路(2a、2b、3a、3b、4a、4b、5a、5b),上述接口部和控制电路具有:经过第1起动步骤从上述非易失性半导体存储单元读出数据,通过上述接口部连续地输出N+M字节数据的第1读出模式、和经过第2起动步骤,从上述非易失性半导体存储单元读出数据,通过上述接口部连续地输出K字节数据的第2读出模式,其中N=2n,N>M,K=2k,n和k是正整数。 |
地址 |
日本东京都 |