发明名称 一种新型防冲突的双口RAM访问方法
摘要 本发明属于电力配电自动化技术领域,尤其涉及一种新型防冲突的双口RAM访问方法,首先对双口RAM进行分区处理,分别为强实时区和弱实时区,制定相应的软件协议,再将上述大区进行细化分区,并将各区定义相应的数据存取地址和控制标识,最后两CPU进行传输,在CPU相互传输的方式中又包括CPU1的信息传输和CPU2的信息接收。该方案利用将双口RMA分区处理并采用硬件中断的方式,实现两侧CPU数据信息的交互,解除了CPU操作冲突检测时对“busy”信号的依赖,不仅放宽了CPU或者DSP选型要求,而且保证了两侧CPU之间信息交互的实时性、可靠性。
申请公布号 CN106227681A 申请公布日期 2016.12.14
申请号 CN201610424253.0 申请日期 2016.06.15
申请人 北京和信瑞通电力技术股份有限公司 发明人 杜肖功;张志浩;孙增献;张召民;董金海;王立明
分类号 G06F13/16(2006.01)I 主分类号 G06F13/16(2006.01)I
代理机构 代理人
主权项 一种新型防冲突的双口RAM访问方法,其特征在于,具体包括以下步骤:1)采用地址分区的方式,将双口RAM分为强实时区以及与强实时区结构相同的弱实时区,并制定相应的软件协议;2)再将实时区细分为下行命令区、上行命令区以及数据交互区,即强实时区和弱实时区内分别含有上述三个区,并对上述各区都定义相应的数据存取地址和控制标识;3)开启CPU中信息传输,其CPU包括设置在双口RAM两端的CPU1和CPU2,传输过程分为上端CPU1侧有信息需要传递到下端CPU2侧和下端CPU2侧接收上端CPU1侧信息两部分,当上端CPU1侧有信息需要传递到下端CPU2侧时,按以下步骤进行:A、CPU1首先检测下行命令区状态是否可用;B、如果可用,CPU1将下行命令区状态改为“信息占用”模式;C、CPU1将下行命令写到下行命令区;D、CPU1将下行的信息写到双口RAM强实时数据交互区;E、CPU1把下行命令区的状态由“信息占用”改成“有下行信息”模式;F、CPU1触发下行CPU2侧的中断;下端CPU2侧接收上端CPU1侧信息,按以下步骤进行:A、CPU2检测来自CPU1侧的硬件中断;B、CPU2检测下行命令区是否有数据要下行;C、如果有,CPU2将下行命令区状态由“有下行信息”改成“正在读取”模式;D、CPU2读取双口RAM强实时数据交互区的信息内容;E、CPU2把下行命令区状态由“正在读取”改成“交互完成”;F、两侧CPU数据交互完成。
地址 100089 北京市海淀区上地五街16号三层306室