发明名称 |
基于绝缘体上硅衬底的射频电容元件及其制备方法 |
摘要 |
本发明提供一种基于绝缘体上硅衬底的射频电容元件及其制备方法,所述制备方法包括:1)制备绝缘体上硅衬底,所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅,所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽;2)通过掩膜光刻于与所述凹槽的对应位置定义器件区域,并刻蚀去除器件区域的顶层硅,露出下方所述绝缘层的上部表面;3)基于CMOS工艺在器件区域制备射频电容元件。本发明基于图形化的绝缘体上硅衬底,通过后期刻蚀得到了具有衬底空腔的电容元件。电容下方的空腔结构减小了衬底的寄生电容,从而减小了电容损耗,提高了电容的q值,有助于提高集成化射频电路的性能。 |
申请公布号 |
CN105895507A |
申请公布日期 |
2016.08.24 |
申请号 |
CN201610300774.5 |
申请日期 |
2016.05.09 |
申请人 |
中国科学院上海微系统与信息技术研究所 |
发明人 |
俞文杰;费璐;刘强;刘畅;文娇;王翼泽;王曦 |
分类号 |
H01L21/02(2006.01)I;H01L23/522(2006.01)I |
主分类号 |
H01L21/02(2006.01)I |
代理机构 |
上海光华专利事务所 31219 |
代理人 |
罗泳文 |
主权项 |
一种基于绝缘体上硅衬底的射频电容元件的制备方法,其特征在于,所述制备方法包括步骤:步骤1),制备绝缘体上硅衬底,所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅,所述绝缘层的下部于对应于制备射频电容元件的位置具有至少直至所述底层硅的凹槽;步骤2),通过掩膜光刻于与所述凹槽的对应位置定义器件区域,并刻蚀去除器件区域的顶层硅,露出下方所述绝缘层的上部表面;步骤3),基于CMOS工艺在器件区域制备射频电容元件。 |
地址 |
200050 上海市长宁区长宁路865号 |