发明名称 SYSTEM AND METHOD FOR USING A PAGE TRACKING BUFFER TO REDUCE MAIN MEMORY LATENCY IN A COMPUTER SYSTEM
摘要 <p>Un contrôleur de mémoire destiné à un sous-système de mémoire d'un système informatique se connecte à un bus processeur. Le contrôleur de mémoire est destiné à être utilisé avec des dispositifs à mémoire tels que des RDRAM ou des DDR SDRAM permettant de multiples pages ouvertes. Des références mémoire sont remappées par un mappeur (400) d'adresses et traitées par un tampon (402) suiveur de pages afin de garder une trace des pages ouvertes dans les dispositifs à mémoire. Le contrôleur comprend également un automate fini (420) et une interface avec des dispositifs à mémoire (422). Le tampon (402) suiveur de pages comprend une mémoire (410) adressable par contenu à adresses en rangées permettant de déterminer lorsqu'une référence se trouve dans une page ouverte, ainsi qu'une mémoire en bloc (408) adressable par contenu permettant de déterminer lorsqu'une référence est faite dans le même bloc sous la forme d'une page ouverte. Le contrôleur ferme les pages ouvertes d'un bloc avant d'ouvrir de nouvelles pages dans ce bloc. Le tampon (402) suiveur de pages présente moins de lignes que le produit du nombre maximum de dispositifs à mémoire multiplié par le nombre maximum de pages ouvertes simultanément de chaque dispositif, mais il permet le suivi de n'importe quelle page de n'importe lequel des dispositifs à mémoire.</p>
申请公布号 WO2001088717(A2) 申请公布日期 2001.11.22
申请号 US2001013272 申请日期 2001.04.24
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址