| 发明名称 | 缩放布局设计中将虚栅极接地 | ||
| 摘要 | 一种半导体器件包括栅极(210)和毗邻于该栅极的第一有源触点(220)。此类器件进一步包括被电耦合至第一有源触点的第一堆叠式触点(1310)，第一堆叠式触点在侧壁上包括将第一堆叠式触点与栅极电隔离的第一隔离层(1200)。该器件还包括被电耦合至栅极并落在第一堆叠式触点上的第一通孔(2000)。第一通孔将第一堆叠式触点和第一有源触点耦合至栅极以使该栅极接地。 | ||
| 申请公布号 | CN105981157A | 申请公布日期 | 2016.09.28 |
| 申请号 | CN201580008258.9 | 申请日期 | 2015.01.08 |
| 申请人 | 高通股份有限公司 | 发明人 | S·S·宋;Z·王;O·翁;K·利姆;J·J·朱;X·陈;F·万;R·G·斯特凡尼;C·F·耶普 |
| 分类号 | H01L21/768(2006.01)I;H01L23/485(2006.01)I;H01L23/522(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 杨丽 |
| 主权项 | 一种半导体器件，包括：栅极；毗邻于所述栅极的第一有源触点；第一堆叠式触点，所述第一堆叠式触点被电耦合至所述第一有源触点并在侧壁上包括将所述第一堆叠式触点与所述栅极电隔离的第一隔离层；以及第一通孔，所述第一通孔被电耦合至所述栅极并落在所述第一堆叠式触点上以将所述第一堆叠式触点和所述第一有源触点电耦合至所述栅极以使所述栅极接地。 | ||
| 地址 | 美国加利福尼亚州 | ||