发明名称 |
用于包括具有低接触电阻的衬垫硅化物的集成电路制作的工艺 |
摘要 |
本公开涉及一种用于包括具有低接触电阻的衬垫硅化物的集成电路制作的工艺。一种集成电路包括支撑具有源极区域和漏极区域的晶体管的衬底。在晶体管的源极区域和漏极区域上存在高掺杂浓度德尔塔掺杂层。成组的接触延伸通过覆盖晶体管的金属前电介质层。硅化物区域被提供在成组的接触的底部处。硅化物区域通过在接触的底部处存在的金属与晶体管的源极区域和漏极区域上的高掺杂浓度德尔塔掺杂层之间的自对准硅化反应形成。 |
申请公布号 |
CN106158797A |
申请公布日期 |
2016.11.23 |
申请号 |
CN201510149770.7 |
申请日期 |
2015.03.31 |
申请人 |
意法半导体公司 |
发明人 |
柳青;W·克里梅尔 |
分类号 |
H01L23/482(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L23/482(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;吕世磊 |
主权项 |
一种集成电路,包括:nMOS晶体管,具有源极区域、漏极区域和栅极;pMOS晶体管,具有源极区域、漏极区域和栅极;高掺杂浓度德尔塔掺杂层,在所述pMOS晶体管的所述源极区域和所述漏极区域上;金属前电介质层,覆盖所述nMOS晶体管和所述pMOS晶体管;第一组接触,延伸通过所述金属前电介质层到所述nMOS晶体管的所述源极区域和所述漏极区域;第二组接触,延伸通过所述金属前电介质层到所述pMOS晶体管的所述源极区域和所述漏极区域;第一硅化物区域,通过金属与形成所述nMOS晶体管的所述源极区域和所述漏极区域的第一半导体材料之间的自对准硅化反应形成在所述第一组接触的底部处;以及第二硅化物区域,通过金属与在所述pMOS晶体管的所述源极区域和所述漏极区域上的所述高掺杂浓度德尔塔掺杂层之间的自对准硅化反应形成在所述第二组接触的底部处。 |
地址 |
美国得克萨斯州 |