| 发明名称 | 用于半导体器件的测试电路和测试方法及半导体芯片 | ||
| 摘要 | 本发明提供一种用于半导体器件的测试电路，所述半导体器件具有测试模式并且切割形成于划片区域中的焊盘，其中，在对半导体器件进行测试之后关于内置存储器的信息不可读。划片PAD和划片ROM形成于晶片的切割区域中。在芯片(a)通电时，通电复位电路将复位信号传送到模式寄存器。在设定初始寄存器值为“00”之后，从模式切换端子输入模式切换信号，激活划片ROM，并且设定测试模式。在该处理中，曼彻斯特编码信号从划片PAD提供，通过从时钟分频电路提供的分频时钟译码，设定测试模式下模式寄存器中寄存器的值，并且外部复位被确立或取消。 | ||
| 申请公布号 | CN100585827C | 申请公布日期 | 2010.01.27 |
| 申请号 | CN200610098455.7 | 申请日期 | 2006.07.07 |
| 申请人 | 富士通微电子株式会社 | 发明人 | 杉山秀俊;中岛雅夫;毛利阳幸;铃木英明 |
| 分类号 | H01L21/66(2006.01)I;H01L21/82(2006.01)I;H01L21/301(2006.01)I;H01L27/02(2006.01)I;H01L23/544(2006.01)I;G01R31/00(2006.01)I | 主分类号 | H01L21/66(2006.01)I |
| 代理机构 | 北京东方亿思知识产权代理有限责任公司 | 代理人 | 宋 鹤 |
| 主权项 | 1.一种用于半导体器件的测试电路，包括：焊盘，形成于半导体晶片的切割区域中；存储器件，形成于所述半导体晶片的切割区域中并且存储测试模式转换程序；以及控制电路，形成于所述半导体晶片的芯片区域中，对从所述焊盘输入的逻辑信号进行译码，并且通过存储在所述存储器件中的所述程序设定测试模式。 | ||
| 地址 | 日本东京都 | ||