一种结构化奇偶校验码的编码方法及其编码器

摘要

一种结构化奇偶校验码的编码方法及其编码器，涉及通信信道的编解码。提供一种可减少编码复杂度，实现线性编码的结构化奇偶校验码的编码方法及其编码器。分别构造准循环矩阵H₁和双对角矩阵H₂；根据准循环矩阵H₁和双对角矩阵H₂构造校验矩阵H，H＝[H₁H₂]；根据校验矩阵H构造系统生成矩阵形式G，其中I为M×M的单位矩阵，将生成矩阵形式G与信息序列相乘，得到校验位序列，与原来的信息序列一起构成一帧完整的码字，即实现结构化奇偶校验码的编码。基于双口RAM的编码器设有中间校验序列计算器、多路选择器和累加器，中间校验序列计算器的输出端接多路选择器的输入端，多路选择器的输出端接累加器的输入端。

主权项

1.基于双口RAM的编码器，其特征在于设有中间校验序列计算器、多路选择器和累加器，中间校验序列计算器的输出端接多路选择器的输入端，多路选择器的输出端接累加器的输入端，中间校验序列为pj(pj1，pj2……，pjn)；所述中间校验序列计算器设有地址指针存储器、地址指针处理器、异或门运算器、双口RAM阵列、数据分配器以及模二和加法器，地址指针存储器的输出端接地址指针处理器的输入端，地址指针处理器的输出端接双口RAM的地址输入端，双口RAM的读出口接数据分配器的输入端，数据分配器的输出端分别接模二和加法器输入端以及异或门运算器的一个输入端，所有异或门运算器的另一输入端串接并外接信息序列输入，异或门运算器输出端接双口RAM的写入口，模二和加法器输出端接多路选择器输入端，多路选择器输出端接累加器。