一种集成电路结构及其形成方法

摘要

本发明公开了一种用于埋入式后端线结构的错落镀金属法，其中MRAM单元设置在集成电路的上区(BEOL)中，通过将BEOL的标准垂直尺寸设置为适于逻辑电路的值，同时保持了良好的MRAM性能和良好的逻辑电路运行所需的尺寸。在设置MRAM单元的区域中，第N+1级单独地蚀刻。在逻辑区中进行标准蚀刻，而在MRAM区中进行更深的蚀刻，使得逻辑区的级间距离为标准量，而MRAM区的级间距离为较小的、适于容纳进入MRAM单元的材料层的垂直尺寸的量。

主权项

1. 一种形成包括设置在后端线中的一组磁存储随机存取存储器存储元件的集成电路的方法，包括步骤：形成第一级互连以及后序多级互连，包括第N级互连；在所述集成电路的存储区内形成一组存储元件，所述一组存储元件与所述第N级互连的顶面相接触，并具有存储单元高度；以比所述存储单元高度更大的标准厚度沉积第N+1层级间电介质；在电路的逻辑区内形成逻辑双重金属镶嵌孔，所述逻辑区中的所述双重金属镶嵌孔具有足以与第N级互连的顶层形成接触的总双重金属镶嵌孔深，还具有逻辑互连深度，而所述总双重金属镶嵌孔深与所述逻辑互连深度之间的差构成了逻辑通孔深度；在电路的存储区域内形成存储器金属镶嵌孔，所述存储区中的所述存储器金属镶嵌孔具有足以与所述一组存储元件的顶面形成接触的存储器孔深；以导电互连材料填充所述逻辑双重金属镶嵌孔和所述存储器孔两者；以及完成所述集成电路。