发明名称 | 高级微控制器总线结构(AMBA)的扩展 | ||
摘要 | 系统(50),例如一种芯片上系统(SoC),包括系统总线(56)、可操作地链接到系统总线(56)的高速功能块(51)和用于将高速时钟脉冲施加给高速功能块(51)的高速时钟线(54)。该系统(50)进一步包括外围总线(59)、可操作地链接到该外围总线(59)的低速功能块(52)、用于产生等候信号(PWAIT)的电路(53)、用于将低速时钟脉冲(PCLK)施加给低速功能块(52)的低速时钟线(57)、用于将选择信号(PSEL)从外围总线(59)馈给低速功能块(52)的选择线(58)、用于将时钟启动信号(PCLKEN)施加给电路(53)的启动线(55)以及用于将等候信号(PWAIT)馈给高速功能块(51)的等候线(61)。电路(53)从选择线信号(PSEL)和时钟启动信号(PCLKEN)产生等候信号(PWAIT)。 | ||
申请公布号 | CN1636195A | 申请公布日期 | 2005.07.06 |
申请号 | CN01803376.8 | 申请日期 | 2001.10.24 |
申请人 | 皇家菲利浦电子有限公司 | 发明人 | A·梅斯默;S·科赫 |
分类号 | G06F13/00 | 主分类号 | G06F13/00 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 吴立明;王勇 |
主权项 | 1.芯片上系统(SoC),包括-系统总线(56),-可操作地链接到系统总线(56)的高速功能块(51),-用于将高速时钟脉冲施加给高速功能块(51)的高速时钟线(54),-外围总线(59),-可操作地链接到外围总线(59)的低速功能块(52),-用于产生等候信号(PWAIT)的电路(53),-用于将低速时钟脉冲(PCLK)施加给低速功能块(52)的低速时钟线(57),-用于将选择信号(PSEL)从外围总线(59)馈给低速功能块(52)的选择线(58),-用于将时钟启动信号(PCLKEN)施加给电路(53)的启动线(55),-用于将等候信号(PWAIT)馈给高速功能块(51)的等候线(61),其中电路(53)从选择线信号(PSEL)和时钟启动信号(PCLKEN)产生等候信号(PWAIT)。 | ||
地址 | 荷兰艾恩德霍芬 |