输出电路

摘要

本发明提供一种输出电路。所述输出电路包括：上拉用PMOS晶体管，连接于VDD电源与输出节点之间；下拉用NMOS晶体管，连接于基准电位与输出节点之间；逻辑电路，根据所输入的数据的逻辑电平来对上拉节点供给上拉控制信号，且对下拉节点供给下拉控制信号；及负电压生成电路，当上拉晶体管导通时，使上拉节点的电压变化成负电压。负电压生成电路包括：PMOS晶体管，连接于上拉控制信号的供给节点与上拉节点间；以及延迟电路，连接于供给节点，使上拉控制信号延迟，且，延迟电路的输出电容耦合于上拉节点。本发明的输出电路能更高速地驱动连接于输出节点的负载。

主权项

一种输出电路，其特征在于，包括：P沟道型的上拉晶体管，连接于第1电源与输出节点之间；下拉晶体管，连接于第2电源与所述输出节点之间；供给电路，根据所输入的数据的逻辑电平来对上拉晶体管的上拉节点供给上拉控制信号，且对下拉晶体管的下拉节点供给下拉控制信号；以及当上拉晶体管通过所述上拉控制信号而导通时，使所述上拉节点的电压变化成负电压的电路。