一种乘法器的重构运算方法及可重构乘法器

摘要

本发明公开了一种乘法器的重构运算方法及可重构乘法器。该乘法器通过指令寄存器读取乘法指令，乘法指令中包括一个表明乘法运算个数的重构码；由部分积暂存器分别对重构码标识的多个乘法按照booth算法进行逻辑运算获得多个乘法运算的部分积，并储存在部分积暂存器中；部分积暂存器根据重构码分为多个块阵列，所述多个乘法运算的部分积存储于相应的块阵列中；部分积累加器将部分积累加器中的结果进行累加运算，之后将累加结果发送到结果校正器中进行修正。依据本发明的技术方案设计的乘法器，不仅可以提供一般乘法器的功能，还可以提供多路乘法的并行性支持。该乘法器可以用于通用微处理器或者数字信号处理器中的乘法器或者乘累加器。

主权项

1、一种乘法器的重构运算方法，包括以下步骤：(1)指令寄存器读取乘法指令；所述乘法指令包括操作数，所述操作数包括2N 位的被乘数部分和2N位的乘数部分；所述乘法指令还包括一个表明乘法运算个数2M的重构码，其中0≤M≤N；相应地，被乘数部分分为2M个2N-M位的被乘数，乘数部分分为2M个2N-M位的乘数；(2)指令寄存器分别发送操作数中的被乘数部分和乘数部分到被乘数寄存器和乘数寄存器；(3)由部分积暂存器分别对2M个乘法按照booth算法进行逻辑运算获得2M个乘法运算的部分积，并储存在部分积暂存器中；其中，所述的部分积暂存器为2N行2N+1列的位阵列，部分积暂存器根据重构码分为2M行2M列的块阵列，每个块阵列都为2N-M行2N-M+1列的位阵列；第i个乘法运算的部分积存储于部分积暂存器的第i行第i列块阵列中，其中，1 ≤i≤2M；(4)部分积累加器将所述部分积累加器中的结果进行累加运算，之后将累加结果发送到结果校正器中；(5)结果校正器根据重构码对累加结果进行修正，修正方法为：对累加结果的第2N-M+1×j位分别与1作异或运算，修正后结果中的第[2N-M+1×(j-1)+1]～(2N-M+1×j)位为第j个乘法运算的结果，其中1≤j≤2M。