发明名称 用于制造半导体器件的方法
摘要 本申请涉及用于制造半导体器件的方法。制造半导体器件同时保持其互连之间的短路裕度。其方法包括以下步骤:当使用多层抗蚀剂在层间介电质中制作互连沟槽时,使用至少包括CF<sub>4</sub>气体、C<sub>2</sub>H<sub>2</sub>F<sub>4</sub>气体和O<sub>2</sub>气体作为其组成的混合气体来执行干法蚀刻以形成该多层抗蚀剂。
申请公布号 CN105990126A 申请公布日期 2016.10.05
申请号 CN201610159264.0 申请日期 2016.03.18
申请人 瑞萨电子株式会社 发明人 堀越孝太郎
分类号 H01L21/3065(2006.01)I;H01L21/027(2006.01)I;H01L21/033(2006.01)I 主分类号 H01L21/3065(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 李辉;董典红
主权项 一种用于制造半导体器件的方法,包括以下步骤:(a)在半导体晶圆的主表面上方形成被加工膜;(b)在所述被加工膜上方形成第一抗蚀剂膜,以覆盖所述被加工膜;(c)在所述第一抗蚀剂膜上方形成第一绝缘膜以覆盖所述第一抗蚀剂膜;(d)在所述第一绝缘膜上方形成第二抗蚀剂膜以覆盖所述第一绝缘膜;(e)通过光刻将预定图案转印至所述第二抗蚀剂膜;以及(f)使用至少包括CF<sub>4</sub>气体、C<sub>3</sub>H<sub>2</sub>F<sub>4</sub>气体和O<sub>2</sub>气体作为其组成的混合气体,在所述步骤(e)之后向所述第一绝缘膜施加第一干法蚀刻处理。
地址 日本东京都