发明名称 Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
摘要 Es wird hierin eine Technik offenbart, die eine Spannungsfestigkeit einer Halbleitereinrichtung des isolierten Gatetyps verbessert. Ein bereitgestelltes Verfahren ist ein Verfahren zum Herstellen einer Schalteinrichtung des isolierten Gatetyps, die konfiguriert ist, zwischen einer vorderen Oberflächenelektrode und einer hinteren Oberflächenelektrode zu schalten. Das Verfahren enthält ein Implantieren einer ersten Art von Verunreinigungen des zweiten Leitfähigkeitstyps in untere Oberflächen von Gategräben und Diffundieren der implantierten ersten Art von Verunreinigungen des zweiten Leitfähigkeitstyps, und ein Implantieren einer zweiten Art von Verunreinigungen des zweiten Leitfähigkeitstyps in untere Oberflächen der peripheren Gräben und Diffundieren der implantierten zweiten Art von Verunreinigungen des zweiten Leitfähigkeitstyps.
申请公布号 DE112014006030(T5) 申请公布日期 2016.11.10
申请号 DE20141106030T 申请日期 2014.08.04
申请人 TOYOTA JIDOSHA KABUSHIKI KAISHA 发明人 Saito, Jun;Fujiwara, Hirokazu;Ikeda, Tomoharu;Watanabe, Yukihiko;Yamamoto, Toshimasa
分类号 H01L21/336;H01L21/265;H01L29/06;H01L29/12;H01L29/78 主分类号 H01L21/336
代理机构 代理人
主权项
地址