发明名称 一种半导体器件的制造方法和电子装置
摘要 本发明提供一种半导体器件的制造方法和电子装置,涉及半导体技术领域。该方法包括:步骤S101:在半导体衬底上形成包括伪栅极、附加层及图形化的硬掩膜层的伪栅极结构;步骤S102:在伪栅极结构的两侧形成偏移侧壁层及主侧壁层;步骤S103:形成接触孔刻蚀阻挡层和层间介电层,通过CMP去除层间介电层高于附加层的部分以及硬掩膜层,并去除附加层;步骤S104:通过刻蚀在伪栅极的上方形成倒梯形开口;步骤S105:去除伪栅极,通过倒梯形开口在伪栅极原来的位置填充栅极材料并进行CMP以形成金属栅极。该方法由于包括在伪栅极上方形成倒梯形开口的步骤,因此可以避免金属栅极内出现空洞。本发明的电子装置包括根据上述方法制得的半导体器件,同样具有上述优点。
申请公布号 CN105990236A 申请公布日期 2016.10.05
申请号 CN201510053282.6 申请日期 2015.02.02
申请人 中芯国际集成电路制造(上海)有限公司 发明人 王新鹏
分类号 H01L21/8238(2006.01)I;H01L21/28(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 董巍;高伟
主权项 一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供半导体衬底(100),在所述半导体衬底上形成包括伪栅极(101)、附加层(102)以及图形化的硬掩膜层(103)的伪栅极结构;步骤S102:在所述伪栅极结构的两侧形成偏移侧壁层(104)以及位于所述偏移侧壁层的外侧的主侧壁层(105);步骤S103:在所述半导体衬底上形成接触孔刻蚀阻挡层(107)和层间介电层(108),通过CMP去除所述层间介电层高于所述附加层的部分以及所述硬掩膜层,并通过刻蚀去除所述附加层;步骤S104:通过刻蚀在所述伪栅极的上方形成倒梯形开口(200);步骤S105:去除所述伪栅极,通过所述倒梯形开口在所述伪栅极原来的位置填充栅极材料并进行CMP以形成金属栅极(109)。
地址 201203 上海市浦东新区张江路18号