| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 本发明的实施方式提供一种使沟槽栅极的耐压提高的半导体装置及其制造方法。实施方式的半导体装置包含：第1电极；第2电极；第1导电型的第1半导体区域，设置在所述第1电极与所述第2电极之间；第2导电型的多个第2半导体区域，选择性地设置在所述第1半导体区域与所述第2电极之间；第1导电型的第3半导体区域，设置在所述多个第2半导体区域的每一个与所述第2电极之间；以及第3电极，位于由所述多个第2半导体区域中相邻的所述第2半导体区域夹着的所述第1半导体区域上，隔着绝缘膜而设置在所述第1半导体区域、所述第2半导体区域、及所述第3半导体区域，并且所述第1电极侧的角部隔着所述绝缘膜而被所述第2半导体区域所覆盖。 | ||
| 申请公布号 | CN105990434A | 申请公布日期 | 2016.10.05 |
| 申请号 | CN201510097337.3 | 申请日期 | 2015.03.05 |
| 申请人 | 株式会社东芝 | 发明人 | 河野洋志 |
| 分类号 | H01L29/78(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 张世俊 |
| 主权项 | 一种半导体装置，其特征在于包含：第1电极；第2电极；第1导电型的第1半导体区域，设置在所述第1电极与所述第2电极之间；第2导电型的多个第2半导体区域，选择性地设置在所述第1半导体区域与所述第2电极之间；第1导电型的第3半导体区域，设置在所述多个第2半导体区域的每一个与所述第2电极之间；以及第3电极，位于相邻的所述第2半导体区域之间的所述第1半导体区域上，隔着绝缘膜而设置在所述第1半导体区域、所述第2半导体区域、及所述第3半导体区域，并且所述第1电极侧的角部隔着所述绝缘膜而被所述第2半导体区域所覆盖。 | ||
| 地址 | 日本东京 | ||