| 摘要 |
본 개시는 에피택셜 채널 영역에 응력(stress)을 제공하는 전위 응력 기억(dislocation stress memorization, DSM) 영역을 갖는 에피택셜 소스 및 드레인 영역을 갖는 트랜지스터 소자, 및 연관된 형성 방법에 관한 것이다. 트랜지스터 소자는 반도체 기판 위에 배치되는 에피택셜 스택(epitaxial stack), 및 에피택셜 스택 위에 배치되는 게이트 구조를 갖는다. 채널 영역(channel region)은 게이트 구조의 양측에 위치하는 에피택셜 소스 및 드레인 영역 사이에서 게이트 구조의 아래쪽으로 연장된다. 제1 및 제2 전위 응력 기억(DSM) 영역은 채널 영역 내에 응력을 발생시키는 응력 격자(stressed lattice)를 갖는다. 제1 및 제2 DSM 영역은 각각 에피택셜 소스 영역의 아래쪽에서부터 에피택셜 소스 영역 내의 제1 위치(first location)에까지 그리고 에피택셜 드레인 영역의 아래쪽에서부터 에피택셜 드레인 영역 내의 제2 위치(second location)에까지 이른다. 제1 및 제2 DSM 영역을 이용하여 채널 영역에 응력을 가함으로써, 소자 성능이 향상된다. |
