半导体器件，以及用于在这种半导体器件中自动设计布线图的布线图设计系统

摘要

在其中限定有多个区域部分的半导体器件中，基本多层布线分布位于半导体衬底上，并且半导体衬底和基本多层布线分布都具有内电路区域部分和在每一个区域部分中限定的I/O区域部分。多个电路产生于电路区域部分，并且I/O缓存产生于I/O区域部分。I/O缓存合适地电气连接到基本分布中的电路。外部多层布线分布位于基本分布上，并且具有电源电极焊盘、接地电极焊盘、在它的上表面上形成和分布的至少一个信号电极焊盘，以及在它里面产生的布线图，以在I/O缓存和电极焊盘之间建立电气连接。布线图包括多个导电路径，用于在I/O缓存和电源电极焊盘之间建立电气连接，多个导电路径，用于在I/O缓存和接地电极焊盘之间建立电气连接，以及导电路径，用于在I/O缓存和信号电极焊盘之间建立电气连接，并且所有导电路径地特点是相互都具有相同的宽度。

主权项

1.一种半导体器件(26)，其中限定有多个区域部分(28)，该半导体器件包含：半导体衬底(33)；基本多层布线分布(34)，位于所述半导体衬底上，半导体衬底和基本多层布线分布都具有内电路区域部分(29)和在每一个所述区域部分中限定的输入/输出(I/O)区域部分(30)，多个内电路产生于所述内电路区域部分，并且输入/输出(I/O)缓存(37)产生于所述I/O区域部分，所述I/O缓存合适地电气连接到所述基本多层布线分布中的所述内电路；以及外部多层布线分布(35)，位于所述基本多层布线分布上，并且具有电源电极焊盘(PVDD)、接地电极焊盘(GVDD)、在它的上表面上形成和分布的至少一个信号电极焊盘(PSIG1、PSIG2、PSIG3、PSIG4、PSIG5)，以及在它之中产生的布线图(39)，以在所述I/O缓存和所述电极焊盘之间建立电气连接；其中所述布线图包括用于在所述I/O缓存和所述电源电极焊盘之间建立电气连接的多个电源导电路径(PPH1、PPH2、PPH3、PPH4)，用于在所述I/O缓存和所述接地电极焊盘之间建立电气连接的多个接地导电路径(GPH1、GPH2、GPH3、GPH4)，以及用于在所述I/O缓存和所述信号电极焊盘之间建立电气连接的信号导电路径(SPH1、SPH2、SPH3、SPH4、SPH5)，并且所有导电路径的特征是相互都具有相同的宽度。