| 发明名称 | 阻抗调整电路和方法 | ||
| 摘要 | 从存储器控制器侧调整有OCD阻抗调整功能的DDR2存储器的输出缓冲器的阻抗的电路，是具备共同接受输入信号，阻抗自由可变的分别具备上拉及下拉用的缓冲器的第1输出缓冲器(P1，N1)和第2缓冲器(P2，N2)，具有OCD阻抗调整功能的DDR2存储器(20)的阻抗调整电路，具备：分别接受从这2缓冲器输出的第1及第2信号的第1及第2端子(DQS，DQSB)；串联连接在这2端子间的第1及第2开关(SW1，SW2)；比较这2开关的连接点(D1)的电压和基准电压(VREF)的比较器(12)；接受来自比较器的比较结果，进行可变地设定第1及/或第2缓冲器的阻抗的控制，并进行这2开关的接通/关断控制的控制电路。 | ||
| 申请公布号 | CN1905065A | 申请公布日期 | 2007.01.31 |
| 申请号 | CN200610105793.9 | 申请日期 | 2006.07.25 |
| 申请人 | 恩益禧电子股份有限公司 | 发明人 | 黑木孝一 |
| 分类号 | G11C11/417(2006.01);H01L27/04(2006.01);H03H11/28(2006.01);G11C7/10(2006.01) | 主分类号 | G11C11/417(2006.01) |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 陆锦华;谢丽娜 |
| 主权项 | 1.一种阻抗调整电路，其特征在于具备：在具备由输出对来输出差动形式的信号、阻抗被可变设定的输出缓冲器的半导体装置的阻抗调整时，使接受差动形式的信号的2个端子短路的电路；把所述短路点的电压与基准电压进行比较的比较器；以及基于所述比较结果，进行使所述输出缓冲器的阻抗可变的控制的电路。 | ||
| 地址 | 日本神奈川 | ||