发明名称 一种一位全减器电路
摘要 本发明公开了一种一位全减器电路,适用于减法运算和除法运算。电路结构包括9个或非门。其中输入包括被减数A、减数B、来自低位的借位Cin,输出包括差位S和向高位的借位Cout;输入到差位输出及借位输出均经过6级或非门,且电路结构对称,便于布局布线。本发明可以直接用于计算减法运算,最高位借位输出直接表示符号位,从而避免将减数取反加一后使用加法电路完成减法的间接运算过程。
申请公布号 CN103699353B 申请公布日期 2016.06.08
申请号 CN201310653688.9 申请日期 2013.12.05
申请人 西安交通大学 发明人 雷绍充;马璐钖;魏晓彤
分类号 G06F7/50(2006.01)I 主分类号 G06F7/50(2006.01)I
代理机构 西安通大专利代理有限责任公司 61200 代理人 陆万寿
主权项 一种一位全减器电路,其特征在于:包括对称设置六级或非门,且这六级或非门由输入至输出依次串联;其中六级或非门的第一级或非门、第二级或非门、第四级或非门和第五级或非门的输入端与输入信号相连,第六级或非门的输出端作为结果输出端;所述的输入信号包括被减数A、减数B以及来自低位的借位Cin;输出结果包括差位S和向高位的借位Cout;其中,被减数A分别输入到第四级或非门和第五级或非门的输入端上;减数B和借位Cin均输入到第一级或非门和第二级或非门的输入端上;所述的六级或非门包括作为第一级或非门的第一或非门(1)、作为第二级或非门的第二或非门(2)和第三或非门(3)、作为第三级或非门的第四或非门(4)、作为第四级或非门的第五或非门(5)、为第五级或非门的第六或非门(6)和第七或非门(7)以及作为第六级或非门的第八或非门(8)和第九或非门(9);所述的第一或非门(1)的两个输入端分别与减数B和借位Cin相连,第一或非门(1)的输出分别连接到第二或非门(2)、第三或非门(3)以及第九或非门(9)的一个输入端上;第二或非门(2)的另一个输入端与减数B相连;第三或非门(3)的另一个输入端与借位Cin相连;第二或非门(2)和第三或非门(3)的输出端分别连接到第四或非门(4)的两个输入端上;第四或非门(4)的输出端分别与第五或非门(5)和第七或非门(7)的 一个输入端相连;第五或非门(5)的另一个输入端与被减数A相连;第五或非门(5)的输出端分别连接到第六或非门(6)的一个输入端以及第七或非门(7)的另一个输入端上;第六或非门(6)的另一个输入端与被减数A相连;第六或非门(6)的输出端连接到第八或非门(8)的一个输入端上,第七或非门(7)的输出端分别连接到第八或非门(8)和第九或非门(9)的另一个输入端上;第八或非门(8)的输出端输出差位S,第九或非门(9)的输出端输出借位Cout。
地址 710049 陕西省西安市碑林区咸宁西路28号