共通ソースＦＥＴよりゲート酸化物が厚いバッファ段ＦＥＴを有する静電放電保護回路

摘要

Ｉ／Ｏパッド（３０１）を保護するためのアクティブＦＥＴ ＥＳＤセル（３００）が、第１の厚みのゲート酸化物（３１５）を備えた第１のＭＯＳトランジスタ（３１０）と、少なくともソースフォロワ閾値電圧を扱うために必要とされる量だけ第１の厚みより大きい第２の厚みのゲート酸化物（３２５）を備えた第２のＭＯＳトランジスタ（３２０）とを含む。第１のトランジスタは、Ｉ／Ｏパッドに結びつけられるドレイン（３１３）、接地に結びつけられるソース（３１１）、及び第２のトランジスタのソース（３２１）に結びつけられ、接地（３４０）に抵抗性接続されるゲート（３１２）を有する。第２のトランジスタは、Ｉ／Ｏパッドに結びつけられるドレイン（３２３）、及びＩ／Ｏパッドに接続されるキャパシタ（３３０）に、及び接地に接続されるレジスタ（３３１）に結びつけられるゲートを有する。