发明名称 オンチップ粗遅延較正
摘要 入力に応答して、能動オンチップ構成要素および受動オンチップ構成要素など、異なるオンチップ構成要素の出力を比較することによって、較正下のオンチップデバイスのプロセス、電圧および温度コーナーが取得される。第1のオンチップ遅延線が、遅延の異なる段において出力(D[ ])のアレイを生成するいくつかの能動デバイスを含む。第2のオンチップ遅延線が単出力(CLK)を生成する。DFFアレイが、単出力クロックCLKを用いて出力(D[ ])のアレイをサンプリングする。異なるプロセスおよび温度コーナーにおける異なる遅延変動により、DFFアレイから異なる出力が生じる。DFFアレイからの異なる出力は、CLKの1つのサイクル内の較正下のオンチップデバイスの迅速な較正のためのものであり得る、プロセスおよび温度コーナーに関する情報を与える。
申请公布号 JP2015511427(A) 申请公布日期 2015.04.16
申请号 JP20140553393 申请日期 2013.01.17
申请人 クゥアルコム・インコーポレイテッドQUALCOMM INCORPORATED 发明人 チェン、ウィルソン・ジェイ.;タン、チュー−ガン
分类号 H03K5/13;H01L21/822;H01L27/04 主分类号 H03K5/13
代理机构 代理人
主权项
地址