| 摘要 |
본 발명의 개념의 일 태양에 따르면, 웨이블릿을 송신하도록 배열되는 송신기; 웨이블릿을 수신하도록 배열되는 수신기; 기준 웨이블릿을 생성하도록 배열되는 웨이블릿 생성기; 및 기준 클럭 신호를 수신하고, 웨이블릿의 송신을 트리거링하기 위한 제1 트리거 신호를 출력하고, 기준 웨이블릿의 생성을 트리거링하기 위한 제2 트리거 신호를 출력하도록 배열되는 타이밍 회로를 포함하는 송신기-수신기 시스템이 제공된다. 타이밍 회로는 지연 라인을 추가로 포함하고, 지연 라인은 적어도 하나의 지연 요소를 포함하고, 지연 라인의 입력에서 신호를 수신하고 지연 라인의 출력에서 지연 신호를 송신하도록 배열되며, 여기서 상기 적어도 하나의 지연 요소의 적어도 서브세트의 각각의 지연 요소의 상태가 적어도 제1 상태와 제2 상태 사이에서 스위칭될 수 있다. 상기 제1 상태에 있는, 즉 그의 제1 상태로 스위칭된 지연 요소가 제1 전파 지연을 제공한다. 상기 제2 상태에 있는, 즉 그의 제2 상태로 스위칭된 지연 요소가 기준 클럭 신호의 주기보다 작은 값만큼 제1 전파 지연과는 상이한 제2 전파 지연을 제공한다. 그것에 의해, 지연 라인의 총 전파 지연은 상기 서브세트의 각각의 지연 요소의 상태를 제어함으로써 구성될 수 있다. 시스템은 지연 라인의 총 전파 지연을 제어함으로써 제1 트리거 신호와 제2 트리거 신호 사이의 지연을 제어하도록 배열되는 제어기를 추가로 포함한다. 시스템은 총 전파 지연의 적어도 하나의 설정에 대해 기준 웨이블릿을 수신 웨이블릿과 상관시키도록 배열된다. |
