发明名称 半导体器件
摘要 本发明涉及一种半导体器件。在背表面空穴注入型二极管中,通过更有效地确保从半导体衬底的背表面注入空穴的效果,改进半导体器件的性能。在该半导体器件中,在由包括形成在半导体衬底的主表面中的阳极P型层和形成在半导体衬底的背表面中的背表面N<sup>+</sup>型层的PN结形成的二极管中,背表面P<sup>+</sup>型层形成在背表面中,表面P<sup>+</sup>型层形成在背表面P<sup>+</sup>型层正上方的主表面中,从而促成从背表面注入空穴的效果。
申请公布号 CN105679835A 申请公布日期 2016.06.15
申请号 CN201510881324.5 申请日期 2015.12.03
申请人 瑞萨电子株式会社 发明人 中西翔
分类号 H01L29/861(2006.01)I 主分类号 H01L29/861(2006.01)I
代理机构 中原信达知识产权代理有限责任公司 11219 代理人 李兰;孙志湧
主权项 一种包括二极管的半导体器件,所述二极管包括:半导体衬底,所述半导体衬底包括在沿着主表面的方向上彼此相邻的第一区域和第二区域;第一P型层,所述第一P型层在所述第一区域中形成在所述半导体衬底的所述主表面中;第二P型层,所述第二P型层在所述第二区域中形成在所述半导体衬底的所述主表面中;第一N型层,所述第一N型层在所述第一区域中形成在所述半导体衬底的所述主表面的相反侧的背表面中;第三P型层,所述第三P型层在所述第二区域中形成在所述半导体衬底的所述背表面中;第二N型层,所述第二N型层形成在所述半导体衬底内,以便在所述第一区域和所述第二区域中接触所述第一N型层和所述第三P型层中的每一个的上表面;半导体层,所述半导体层在所述第一区域和所述第二区域中形成在所述第二N型层与所述第一P型层和所述第二P型层之间;第一电极,所述第一电极被形成为接触所述半导体衬底的所述主表面并且与所述第一P型层和所述第二P型层中的每一个电耦合;以及第二电极,所述第二电极被形成为接触所述半导体衬底的所述背表面并且与所述第一N型层和所述第三P型层电耦合,其中,所述第二N型层和所述第二P型层的杂质浓度高于所述半导体层的杂质浓度,其中,所述第二P型层的杂质浓度高于所述第一P型层的杂质浓度,其中,所述第一N型层的杂质浓度高于所述第二N型层的杂质浓度,并且其中,所述第二P型层形成在所述第三P型层的正上方。
地址 日本东京