| 摘要 |
Die vorliegende Erfindung betrifft einen Speicherrangdekoder für ein Dual-Inline-Speichermodul (DIMM) mit Mehrfachrang mit einer vorher festgelegten Anzahl von DRAM-Speicherchips, die auf einer Leiterplatte (PCB) aufgebracht sind, wobei jeder DRAM-Speicherchip eine vorher festgelegte Anzahl von gestapelten DRAM-Speicherkernen aufweist, welche durch ein Speicherrangauswahlsignal (r) auswählbar sind, wobei der Speicherrangdekoder das Speicherrangauswahlsignal (r) in Abhängigkeit von externen Auswahlsignalen erzeugt, die auf das Dual-Inline-Speichermodul (DIMM) aufgebracht sind.
|
