发明名称 LOGIC DIE AND OTHER COMPONENTS EMBEDDED IN BUILD-UP LAYERS
摘要 본 개시의 실시예는 패키지 조립체뿐만 아니라 패키지 조립체를 형성하는 방법 및 패키지 조립체를 포함하는 시스템에 관한 것이다. 패키지 조립체는, BBUL 등의 복수의 빌드업층을 포함하는 기판을 포함할 수 있다. 다양한 실시예에서, 전기 라우팅 기능부는 기판의 외면에 배치될 수 있다. 다양한 실시예에서, 주 로직 다이 및 제 2 다이 또는 캐패시터는 복수의 빌드업층에 임베드될 수 있다. 다양한 실시예에서, 전기 경로는, 제 2 다이 또는 캐패시터와 전기 라우팅 기능부 사이에 전원 또는 그라운드 신호를 라우팅하도록 복수의 빌드업층에 정의되며 주 로직 다이를 우회할 수 있다.
申请公布号 KR101652890(B1) 申请公布日期 2016.09.01
申请号 KR20130141704 申请日期 2013.11.20
申请人 인텔 코포레이션 发明人 컬카르니 디파크 브이;모텐센 러셀 케이;구젝 존 에스
分类号 H01L23/12;H01L23/64 主分类号 H01L23/12
代理机构 代理人
主权项
地址