摘要 |
소자 분리막으로 둘러싸인 하부 핀 활성 영역 및 상기 소자 분리막의 상면으로부터 돌출한 상부 핀 활성 영역을 포함하는 핀 활성 영역, 상기 상부 핀 활성 영역의 상면 및 측면들 상의 게이트 패턴, 및 상기 게이트 패턴의 옆의 상기 핀 활성 영역 내에 형성된 소스/드레인 영역을 포함하고, 상기 게이트 패턴은 상기 소자 분리막 상으로 연장하고, 상기 소스/드레인 영역은 트렌치 및 상기 트렌치를 채우는 에피택셜 막들을 포함하고, 상기 트렌치는 바닥면 및 측벽들을 포함하고, 상기 측벽들은 제1 측벽들 및 상기 제1 측벽들과 상기 바닥면을 연결하는 제2 측벽들을 포함하고, 상기 트렌치의 바닥면은 상기 게이트 패턴 아래의 상기 소자 분리막의 상기 상면보다 낮고, 상기 트렌치의 상기 제2 측벽들은 경사진 {111} 면을 갖는 반도체 소자가 설명된다. |
申请人 |
SAMSUNG ELECTRONICS CO., LTD. |
发明人 |
KIM, JIN BUM;LEE, KWAN HEUM;KANG, HYUN JAE;KOO, BON YOUNG;KIM, SEOK HOON;MOON, KANG HUN;PARK, JAE YOUNG;LEE, BYEONG CHAN;LEE, SUN YOUNG;LEE, CHO EUN;LEE, HAN KI;JUNG, SU JIN;XU YANG |