改进预充电时间的半导体存储装置

摘要

本发明揭示一种改进预充电时间的半导体存储装置。存储单元阵列具有沿行及列排列的多个存储单元及与前述存储单元连接的位线及字线。命令缓冲电路至少接受使行激活用的激活信号及时钟信号，并根据激活信号生成对位线进行预定充电用的内部预充电信号，所述命令缓冲电路，包括接受所述时钟信号及所述激活信号的锁存电路，所述锁存电路根据所述时钟信号，将所述激活信号进行锁存，接受所述锁存电路锁存的所述激活信号及所述时钟信号的逻辑电路，所述逻辑电路生成所述内部预充电信号，以及将由所述逻辑电路供给的所述内部预充电信号延迟并生成内部激活信号的延迟电路。

主权项

1.一种半导体存储装置，其特征在于，包括具有沿行及列排列的多个存储单元及与所述存储单元连接的位线及字线的存储单元排列，以及至少接受使所述行激活用的激活信号及时钟信号的命令缓冲电路，所述命令缓冲电路根据所述激活信号，生成对所述位线进行预充电用的内部预充电信号，所述命令缓冲电路，包括接受所述时钟信号及所述激活信号的锁存电路，所述锁存电路根据所述时钟信号，将所述激活信号进行锁存，接受所述锁存电路锁存的所述激活信号及所述时钟信号的逻辑电路，所述逻辑电路生成所述内部预充电信号，以及将由所述逻辑电路供给的所述内部预充电信号延迟并生成内部激活信号的延迟电路。