| 发明名称 |
柱状半導体メモリ装置及びその製造方法 |
| 摘要 |
高密度であり、高信頼性且つ低価格な柱状半導体メモリ装置を実現する。Ｓｉ柱（４ａ、４ｂ、４ｃ、４ｄ）の側面の外周部を囲むようにトンネル絶縁層（１１ａａ、１１ｂｂ、１１ｄｄ）、データ電荷蓄積絶縁層（１２ａ）、第１層間絶縁層（１３ａ）、第２層間絶縁層（１６ａ）が形成されている。さらに、第２層間絶縁層（１６ａ）の側面の外周部を囲むように、ｉ層基板（１ａ）の表面に垂直な方向に、第３層間絶縁層（１５ａ１、１５ａ２、・・、１５ａｎ）で分離されたワード線導体層（１４ａ１、１４ａ２、・・、１４ａｎ）が形成されている。 |
| 申请公布号 |
JP5826441(B1) |
申请公布日期 |
2015.12.02 |
| 申请号 |
JP20150520447 |
申请日期 |
2014.04.17 |
| 申请人 |
ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． |
发明人 |
舛岡 富士雄;原田 望 |
| 分类号 |
H01L21/8247;H01L21/336;H01L27/115;H01L29/788;H01L29/792 |
主分类号 |
H01L21/8247 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
